검색 메뉴
검색버튼

IT/과학

0.7nm 원자층씩 바꿔 트랜지스터 만든다…IBS, 2차원 반도체 공정 개발

류동우 기자

기사입력 : 2026-10-16 14:11

공유하기

닫기
카카오톡 카카오스토리 페이스북
트위터

텍스트 크기 조정

닫기

WSe₂ 원자 선택적으로 치환해 반도체·절연체·준금속 구현
반응 온도·기체 압력 조절해 약 0.7nm 한 층 단위 변환
스위칭 성능 61.3mV/dec로 상온 이론 한계 60mV에 근접
1V에서 작동하는 수직 적층 CMOS 인버터까지 제작

(좌측부터) IBS 반데르발스 양자 물질 연구단 조현제 학생연구원(POSTECH 신소재공학과 박사과정), 조문호 연구단장, 민석영 박사후연구원이미지 확대보기
(좌측부터) IBS 반데르발스 양자 물질 연구단 조현제 학생연구원(POSTECH 신소재공학과 박사과정), 조문호 연구단장, 민석영 박사후연구원
[더파워 류동우 기자] 서로 다른 초박막 소재를 한 장씩 옮겨 쌓지 않고, 하나의 2차원 반도체 안에서 원자를 원하는 층과 위치만 바꿔 반도체·절연체·전극 역할을 하는 물질을 만들어내는 기술이 개발됐다. 약 0.7나노미터(nm) 두께의 원자층 단위로 물질의 성질을 바꿀 수 있어 초미세·저전력 반도체 공정을 단순화할 가능성이 제시됐다.

과학기술정보통신부는 기초과학연구원(IBS) 반데르발스 양자 물질 연구단 조문호 단장 연구팀이 이 같은 ‘모듈형 트랜지스터 제작 기술’을 개발했다고 16일 밝혔다. 조 단장은 POSTECH 석학교수로 재직 중이며, 이번 연구 결과는 국제학술지 ‘사이언스(Science)’에 이날 게재됐다.

2차원 반도체는 원자층 수준으로 얇아져도 전류를 제어할 수 있어 실리콘 반도체의 미세화 한계를 넘어설 차세대 소재로 연구되고 있다. 그러나 실제 트랜지스터를 만들려면 반도체뿐 아니라 절연막과 금속 전극을 함께 집적해야 하는데, 2차원 물질 표면은 다른 물질과 잘 결합하지 않아 기존 반도체 공정을 그대로 적용하기 어려웠다.

원자층 단위의 선택적 치환을 이용한 모듈형 2차원 트랜지스터 제작 개념도/(왼쪽) 원자층 두께의 2차원 반도체를 층 단위로 성장시켜 여러 층의 박막을 형성하는 과정을 나타낸다.(가운데) 박막의 금속 원자 골격을 유지하면서 원하는 층과 위치의 칼코겐 원자를 선택적으로 치환해, 각 영역에 서로 다른 전기적 기능을 부여하는 과정을 보여준다. 이셀레늄화텅스텐(WSe2) 박막의 일부를 절연체인 산화텅스텐(WOx)이나 전극 접합층으로 쓰이는 이텔루륨화텅스텐(WTe2)으로 바꾸고, 반응하지 않은 부분은 반도체 채널로 활용한다.(오른쪽) 이러한 방식으로 하나의 박막에 반도체 채널·절연막·전극 접합층을 구현한 모듈형 트랜지스터가 배열된 모습을 나타내며, 차세대 고집적 전자소자로의 확장 가능성을 보여준다.이미지 확대보기
원자층 단위의 선택적 치환을 이용한 모듈형 2차원 트랜지스터 제작 개념도/(왼쪽) 원자층 두께의 2차원 반도체를 층 단위로 성장시켜 여러 층의 박막을 형성하는 과정을 나타낸다.(가운데) 박막의 금속 원자 골격을 유지하면서 원하는 층과 위치의 칼코겐 원자를 선택적으로 치환해, 각 영역에 서로 다른 전기적 기능을 부여하는 과정을 보여준다. 이셀레늄화텅스텐(WSe2) 박막의 일부를 절연체인 산화텅스텐(WOx)이나 전극 접합층으로 쓰이는 이텔루륨화텅스텐(WTe2)으로 바꾸고, 반응하지 않은 부분은 반도체 채널로 활용한다.(오른쪽) 이러한 방식으로 하나의 박막에 반도체 채널·절연막·전극 접합층을 구현한 모듈형 트랜지스터가 배열된 모습을 나타내며, 차세대 고집적 전자소자로의 확장 가능성을 보여준다.

연구팀은 서로 다른 물질을 차례로 쌓는 대신 이미 만들어진 2차원 반도체의 구성 원자를 선택적으로 교체하는 방식을 택했다. 출발 물질은 텅스텐 원자층을 셀레늄 원자층이 감싸고 있는 p형 반도체 이셀레늄화텅스텐(WSe₂)이다.

중심의 텅스텐은 그대로 두고 주변 셀레늄 원자만 산소·황·텔루륨으로 바꾸자 같은 결정 골격에서 전기적 성질이 서로 다른 물질이 만들어졌다. 산소로 바꾼 부분은 절연체인 산화텅스텐(WOₓ), 황으로 바꾼 부분은 n형 반도체 이황화텅스텐(WS₂), 텔루륨으로 바꾼 부분은 전기가 잘 흐르는 준금속 이텔루륨화텅스텐(WTe₂)으로 변환됐다.

층별 제어의 핵심은 2차원 물질 사이의 미세한 틈이었다. 연구팀은 이 틈이 반응 원자의 이동을 막는 자연적인 장벽으로 작용한다는 점을 이용하고 반응 온도와 기체 압력을 조절해 화학반응이 다음 층으로 번지는 것을 제어했다. 이를 통해 약 0.7nm 두께의 한 층씩 물질을 변환했으며, 반도체 공정용 마스크를 사용해 평면에서도 원하는 위치만 선택적으로 바꾸는 데 성공했다.

결과적으로 하나의 WSe₂ 박막 안에서 반도체 채널과 산화텅스텐 절연막, 이텔루륨화텅스텐 전극 접합층을 함께 만들 수 있었다. 기존처럼 서로 다른 박막을 제작한 뒤 옮겨 붙이거나 별도의 절연막을 증착하는 공정을 줄일 수 있다는 의미다.

전극과 반도체 사이의 전하 이동 성능도 개선됐다. 이텔루륨화텅스텐 접합층을 적용하자 전하가 넘어야 하는 쇼트키 장벽이 35.5밀리전자볼트(meV)로 낮아졌다. 백금 전극을 반도체에 직접 접합했을 때의 115meV와 비교하면 약 3분의 1 수준이다.

트랜지스터의 스위칭 성능은 상온에서의 이론적 한계에 근접했다. 전류를 10배 변화시키는 데 필요한 게이트 전압 변화량인 문턱전압이하 기울기는 61.3mV/dec로 나타났다. 기존 트랜지스터의 상온 이론적 최솟값인 약 60mV/dec에 근접한 수치다.

켜진 상태와 꺼진 상태의 전류 차이는 1000만배 이상이었다. 연구팀이 제작한 산화텅스텐 절연막의 등가산화막두께(EOT) 역시 약 0.3~0.4nm 수준으로 측정돼 국제 반도체 로드맵이 요구하는 1nm 이하 수준을 충족했다.

연구는 개별 트랜지스터 제작에서 한 단계 더 나아갔다. 연구팀은 p형과 n형 트랜지스터를 수직으로 쌓아 디지털 회로의 기본 구성요소인 상보형(CMOS) 인버터를 제작했고, 1V의 낮은 전압에서도 입력 신호가 정상적으로 반전되는 것을 확인했다.

향후 과제는 이 기술을 실제 반도체 생산 규모로 확대하는 것이다. 연구팀은 층별 원자 치환 기술을 다른 2차원 반도체 소재로 넓히고 웨이퍼 크기의 대면적 공정으로 발전시키는 동시에 3차원 적층형 집적회로 적용 가능성을 연구할 계획이다.

조문호 IBS 단장은 "원자 단위 물질 조작이라는 기초 물질과학의 기법을 현대 반도체 기술에 접목해 미래 반도체 기술의 질적 도약을 위한 돌파구를 마련했다"며 "초저전력·초미세 반도체는 물론 차세대 적층형 반도체 소자 기술로도 확장될 수 있을 것"이라고 말했다.

류동우 더파워 기자 rdw2026@thepowernews.co.kr
<저작권자 © 더파워, 무단전재 및 재배포 금지>
오늘의 주요뉴스
정치
경제
증권
더파워LIVE
사회
교육